同步十进制加法计数器

   下表为状态表

    十进制加法计数器仍由四个主从型JK触发器组成，J,K端的逻辑关系式：

    由上述逻辑关系式可得出下图所示的四位同步十进制加法计数器的逻辑图

    下图是CT74LS290型二－五－十进制计数器的逻辑图，外引线排列图和功能表。

      和是清零输入端，和是置“9“输入端

1)只输入计数脉冲C₀,由Q₀输出，F1-F3三位触发器不用，为二进制计数器。

2)只输入计数脉冲C₁，由Q₃,Q₂,Q₁端输出，为五进制计数器

3)将Q₀端与C₁端联接，输入计数脉冲C₀。这时，由逻辑图得出各位触发器的J,K端的逻辑关系式：

J₀=1     K₀=1

J₁=Q₃    K₁=1

J₂=1     K₂=1

J₃=Q₂Q₁  K₃=1

      而后逐步由现状态分析下一状态（从初始状态“0000“开始），一直分析到恢复”0000“为止。可知为8421码十进制计数器。